返学费网 > 培训机构 > 武汉众嵌嵌入式培训中心

400-850-8622

全国统一学习专线 8:30-21:00

武汉Cadence PCB设计高级培训班-武汉众嵌

授课机构:武汉众嵌嵌入式培训中心

地址:武昌洪山区珞瑜路312号722研究所(双恒创业园)西楼3层 卓刀泉站 乘车路线:538 581 596 601 715 583 724 804 907 318 66

网报价格:¥电询

课程原价:¥电询

咨询热线:400-850-8622

课程详情 在线报名

Cadence PCB设计高级培训班

 

 

【课程背景】
    Cadence公司是全球*的EDA软件厂商,它推出的Cadence软件系统提供了从芯片设计到封装设计再到板级设计的一体化设计平台。该软件系统主要分为PCB专家系统、PCB设计工具、FPGA设计系统、自动布线专家系统、Allegro浏览器、高速电路板系统设计和分析、布线前后的信号完整性分析、电磁兼容设计工具、高密度IC封装设计和分析以及模拟混合信号仿真系统等。其中Allegro SPB 15.2工具包包括了原理图输入(DECIS/DEHDL)、PCB设计(Allegro)、仿真分析(SPECCTRAQuest/Power Integrity)等一整套工具。
【师资团队】
武汉众嵌金牌团队:胡欢   彭刚   王贞炎   孔令斌   姚 刚  杨敬 
【学习目标】
    高速PCB设计的潮流已经滚滚而来,如何预防PCB板上出现的信号反射、串扰、电源/地平面干扰、时序匹配以及电磁兼容性等一系列新问题好象突然间挡在了您的面前。如何应对新的设计挑战?Cadence培训高级班将首先让您了解这些问题产生的机理,并掌握其解决方法;然后讲解并上机练习Cadence的高速 PCB设计与仿真工具SPECCTRAQuest的使用。使您在硬件设计过程中,能够达到“设计即正确”的目的。
【基本要求】
学员学习本课程应具备下列基础知识:
  ◆有微机原理和汇编语言的基础; 
  ◆熟悉C语言编程; 
  ◆了解数字信号处理原理。
【质量保证】
1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
2、培训结束后免费提供一个月的技术支持,充分保证培训后出效果;
3、培训合格学员可享受免费推荐就业机会。
【课程教材】
◆ 《武汉众嵌Cadence PCB设计高级班培训讲义》
【学费】
公司3000RMB    个人3000RMB 学生3000RMB
【开课情况】

    上课时间:周一至周五,上午9:00-12:00(授课),下午14:00-18:00(实验),晚上18:30-21:00(自习/辅导),需要补课学员统一安排周六补课。

【课时安排】
时间 课程大纲

*天

9:00
|
12:00

1 高速PCB设计中的理论基础
    传输线理论、信号完整性(反射、串扰、过冲、地弹、振铃等)、电磁兼容性和时序匹配等等。
2 SPECCTRAQuest设计流程
    2.1 Pre-Placement
    2.2 Board Setup Requirements for Extracting and Applying Topologies
    2.3 Database Setup Advisor
        —Cross-Section
        —DC Nets
        —DC Voltages
        —Device Setup . ??—SI Models
        —SI Audit

13:00
|
16:00

3 拓扑结构的抽取与仿真 Extracting and Simulating Topologies
    3.1 Pre-Route Extraction Setup—Default Model Selection.
    3.2 Pre-Route Extraction Setup—Unrouted Interconnect
    3.3 Pre-Route Template Extraction
    3.4 SQ Signal Explorer Expert
    3.5 Analysis Preferences
    3.6 SigWave
    3.7 Delay Measurements

第二天

9:00
|
12:00

4 确定和施加约束 Determining and Adding ConstraintsSolution
    4.1 Solution SpaceAnalysis: Step 1 to 6
    4.2 Parametric Sweeps.
    4.3 Constraints :
        Topology Template Constraints
        Switch/Settle Constraints
        Assigning the Prop Delay Constraints
        Impedance Constraint
        Relative Propagation Delay Constraint
        Diff Pair Constraints
        Max Parallel Constraint
        Wiring Constraint
        User-Defined Constraint
        Signal Integrity Constraints
    4.4 Usage of Constraints Defined in Topology Template

13:00
|
16:00

5 模板应用和基于约束的布局
    Template Applications and Constraint-Driven Placement
    5.1 Creating a Topology
    5.2 Wiring the Topology
    5.3 TLines and Trace Models
    5.4 Coupled Traces
    5.5 RLGC Matrix of Coupled Trace Models
    5.6 Crosstalk Simulation in SQ Signal Explorer Expert
    5.7 Simulating with Coupled-Trace Models
    5.8 Sweep Simulation Results with Coupled-Trace Models
    5.9 Extracting a Topology Using the Constraint Manager
    5.10 Electrical Constraint Set
    5.11 Applying Electrical CSet
    5.12 Worksheet Analysis
    5.13 Spacing and Physical Rule Sets
    5.14 Electrical Rule Set

第三天

9:00
|
12:00

6 基于约束的布线 Constraint-Driven Routing
    6.1 Manual Routing
    6.2 Routing with the SPECCTRA Smart Route
    6.3 Driving Constraints in Routing
7 布线后的DRC检查和分析 Post-Route DRC and Analysis
    7.1 Post-Route Analysis
    7.2 SigNoise
    7.3 Reflection Simulation
    7.4 Reflection Waveform Analysis
    7.5 Comprehensive Simulation
    7.6 Crosstalk Simulation
    7.7 Crosstalk Analysis
    7.8 Simultaneous Switching Noise Simulation
    7.9 SSN Waveform Analysis
    7.10 System-Level Analysis
    7.11 A Complete Design Link
    7.12 Initialize Design Link

13:00
|
16:00

8 差分信号设计 Differential Pair Design Exploration
    8.1 Types of Differential Pairs in SPECCTRAQuest
    8.2 Create Differential Pair Using SPECCTRAQuest
    8.3 Create Differential Pair Using Constraint Manager
    8.4 Assigning Differential Pair Signal Models
    8.5 Preference to Extract Unrouted Differential Pair Topology
    8.6 Extracting Unrouted Differential Pair Topology
    8.7 Custom Stimulus to Analyze Differential Pair Topology
    8.8 Differential Pair Topology Analysis
    8.9 Coupled Trace Model and Differential Pair Topology
    8.10 Layout Cross-section Editor
    8.11 Differential Pair Constraints
    8.12 Differential Pair Constraints in the Constraint Manager
    8.13 Differential Pair Analysis in the Constraint Manager
    8.14 Post Route Extraction

  • 报名课程:
  • 性别:
  • 姓名:
  • 手机号码:
  • 其它说明:
姓名不能为空
手机号格式错误